Files

3.5 KiB
Raw Blame History

子课题定义

1. 建议名称

正式名称:

面向 MCU 的静态智能控制基础系统研究

当前工程阶段名称:

基于 SylixOS 与控制端 SoC 的静态智能任务编排、准入与闭环保障研究

两个名称分别解决不同问题:正式名称保持长期研究方向,工程阶段名称准确反映当前拥有 RK3588、4×V100,而尚缺真正 MCU 实验板的设备现实。

2. 核心研究问题

本子课题研究:

在控制任务的时间、内存、功耗和安全边界必须优先满足的条件下,如何把轻量智能模型转换为具有固定资源上限、固定执行窗口、明确异常处理方式的 SylixOS 实时任务,并通过工具链在部署前完成可行性判定。

研究对象不是某一个模型,也不是单纯的模型压缩,而是由以下部分构成的静态智能控制基础系统:

  1. 控制任务与安全规则;
  2. 小模型与有限算子集合;
  3. 离线资源分析与联合编排器;
  4. 静态内存、固定优先级和固定推理窗口;
  5. SylixOS BSP、内核机制和 RealEvo 工程链路;
  6. 超时、拒绝、降级、恢复和部署准入机制。

3. 项目现实基础

现有条件 在本子课题中的作用
RK3588 16 GB 工业盒 首个 SylixOS/控制端 SoC 方法原型平台
RK3588 8 GB 受限配置 验证预算收缩和部署准入,不冒充真实 MCU
4×V100 服务器 模型训练、量化校准、转换和参考精度平台
SylixOS / RealEvo 实时任务、BSP、内存布局、编译部署与调试基础
RK3568 / RK3576 候选板 控制端资源收缩与跨 BSP 验证
真正 MCU 平台 后续补充,用于形成严格 MCU 级结论

4. 三阶段研究路线

阶段A:方法原型

在现有 RK3588 上打通控制任务描述、模型转换、静态 Tensor Arena、SylixOS 任务生成、固定优先级、超时与规则兜底以及部署准入报告。

阶段B:控制端收缩

在 RK3568、RK3576 或等价控制端平台上收紧内存、CPU时间、功耗、散热和启动预算,验证跨 BSP 可移植性。

阶段C:真正 MCU 实证

在确认 SylixOS lite/tiny、目标 BSP 和算子运行时可用后,验证 KB/MB 级 SRAM、片上 Flash、固定控制周期、快速启动和 E/inference。

5. 研究边界

本子课题重点覆盖:

  • 小模型、小算子与关键控制任务共存;
  • 离线编排、静态内存和部署前准入;
  • SylixOS上的调度、中断、内存、DMA和恢复;
  • 低功耗、快速启动和规则兜底;
  • 工具链、代码生成和芯片协同。

本子课题不把以下内容作为主线:

  • 通用大语言模型在 MCU 上运行;
  • Linux 容器、复杂虚拟化和大规模服务编排;
  • 只追求平均吞吐的推理优化;
  • 用 RK3588 限额实验替代真正 MCU 结论;
  • 在驱动或 BSP 未准入时预设 NPU 已经可用。

6. 与总课题的关系

本子课题对应总课题的 T5 控制端路线,重点研究 RTOS 直接控制域与推理运行域如何在极端约束下闭合。其任务描述、资源准入、规则兜底和数据格式也可供子课题B复用。

7. 成功判据

  1. 部署前能够预测内存、时间和功耗预算;
  2. 工具能够生成 SylixOS 工程所需代码和配置;
  3. AI加入后关键控制任务仍满足截止期;
  4. 超时、过载或模型异常时规则路径能够接管;
  5. 预测值与实测值存在可解释误差;
  6. 方法能够从 RK3588 迁移到更小控制端和真正 MCU。