Files

96 lines
3.2 KiB
Markdown
Raw Permalink Blame History

This file contains ambiguous Unicode characters
This file contains Unicode characters that might be confused with other characters. If you think that this is intentional, you can safely ignore this warning. Use the Escape button to reveal them.
# 预期成果与论文方向
## 1. 方法成果
1. 面向 MCU / 控制端的静态智能控制问题定义;
2. 控制任务、模型和平台的统一描述方法;
3. 小模型与控制任务离线联合编排方法;
4. 静态内存、固定推理窗口和有界通信设计;
5. 部署前资源、可调度性和安全准入方法;
6. 规则兜底、异常切换与恢复方法。
## 2. 工具与软件成果
- 模型解析、量化和算子合法化工具;
- 目标板算子执行时间与资源数据库;
- Tensor Arena与链接布局生成器;
- 控制任务与AI任务联合调度分析器;
- SylixOS C/C++任务包装与配置生成器;
- `PASS / PASS WITH LIMITS / REJECT`部署报告生成器;
- 板端采样、故障注入和数据汇总工具。
## 3. 原型与数据成果
### 原型A:RK3588 + SylixOS方法原型
完成控制任务、CPU小模型、静态Arena、固定窗口、超时和规则兜底的完整闭环。
### 原型B:控制端收缩原型
在RK3568/RK3576或等价平台上复现,并量化内存、功耗和BSP迁移成本。
### 原型C:真正MCU验证样机
完成KB/MB级内存、快速启动、`E/inference`和控制截止期验证。
### 数据集
- 控制任务时间序列;
- 算子和完整模型执行时间;
- 内存峰值与碎片;
- 功耗、温度和启动数据;
- 超时、过载、降级和恢复事件;
- 预测值与实测值误差。
## 4. 论文组织建议
不建议把所有设备和工具链塞入一篇论文。建议拆成三类成果。
### 论文1:静态联合编排方法
核心问题:模型和控制任务如何在部署前共同完成内存、时间和准入分析。
主要贡献:统一描述、静态内存规划、时间编排和预测—实测校准。
### 论文2:SylixOS控制端共存与故障隔离
核心问题:AI进入控制端后,SylixOS如何维持关键任务边界并限制故障传播。
主要贡献:固定优先级、核绑定、中断/DMA干扰、规则兜底和恢复实证。
### 论文3:真正MCU上的低功耗静态智能控制
核心问题:在极小SRAM、Flash和功耗预算下,静态智能任务的成立边界是什么。
主要贡献:内存极限、快速启动、`E/inference`和跨设备迁移。
## 5. 可使用的学术方向表述
- TinyML / Edge AI on MCU;
- 低功耗嵌入式智能系统;
- 静态部署与工具链协同;
- 实时控制中的小模型纳入;
- AI workload admission for real-time systems;
- predictable embedded inference;
- safety fallback for intelligent control。
## 6. 产业交付物
- 面向芯片与板卡的AI任务准入规范;
- SylixOS静态智能任务开发模板;
- 面向设备厂商的部署检查工具;
- 电机/泵/工业节点参考样机;
- 联合白皮书和基准测试报告;
- 芯片选型与模型适配矩阵。
## 7. 成果成熟度阶梯
| 阶段 | 可对外表述 |
|---|---|
| 仅RK3588方法原型 | 控制端SoC上的静态编排方法验证 |
| 增加RK3568/RK3576 | 跨控制端平台的迁移与收缩验证 |
| 增加真正MCU | 面向MCU的静态智能控制实证 |
| 形成工具和样机 | 可部署的开发套件与产业方案 |
在真正MCU实验完成前,不将SoC结果表述为MCU极限结论。