Files

135 lines
3.8 KiB
Markdown
Raw Blame History

This file contains ambiguous Unicode characters
This file contains Unicode characters that might be confused with other characters. If you think that this is intentional, you can safely ignore this warning. Use the Escape button to reveal them.
# 两周执行计划与验收清单
> 目标:用两周时间完成“平台能否开展实验”的判断,并形成RK3588控制基线与小模型准备结果。两周结束时不要求完成整篇论文,但必须减少关键不确定性。
## 第1周:平台准入与任务冻结
### D1:设备清点
- [ ] 记录RK3588工业盒型号、接口、内存和存储;
- [ ] 导出Ubuntu启动日志和设备树信息;
- [ ] 确认GPIO、CAN、RS485和网络可用性;
- [ ] 清点逻辑分析仪、示波器和功率计;
- [ ] 填写硬件软件版本清单初稿。
验收物:硬件清单、设备照片、接口表。
### D2:翼辉技术确认材料
- [ ] 完成会议提纲;
- [ ] 整理工业盒资料;
- [ ] 整理首个实验和模型算子清单;
- [ ] 向翼辉发送问题;
- [ ] 确定会议时间和双方接口人。
验收物:已发送的会议材料。
### D3:控制任务设计
- [ ] 冻结1 ms周期和1 ms截止期;
- [ ] 设计确定性任务体;
- [ ] 设计GPIO或CAN回环;
- [ ] 设计预分配日志缓冲;
- [ ] 定义释放、开始、完成时间戳。
验收物:控制任务说明和数据字段。
### D4:模型与数据选择
- [ ] 选择振动、电流或公开轴承数据;
- [ ] 定义输入窗口与类别;
- [ ] 建立小型1D CNN;
- [ ] 固定训练/验证划分;
- [ ] 确定Accuracy/F1阈值。
验收物:数据说明、模型结构和质量基线。
### D5:SylixOS路径结论
- [ ] 召开翼辉会议;
- [ ] 冻结推荐SylixOS/BSP/RealEvo版本;
- [ ] 判断现有工业盒兼容性;
- [ ] 明确CPU推理路径;
- [ ] 将NPU标记为可用、需适配或暂缓。
验收物:会议纪要和责任表。
## 第2周:基线和离线工具准备
### D6:开发环境
- [ ] 安装RealEvo与工具链;
- [ ] 获取或创建BSP/App工程;
- [ ] 完成Hello World、定时器和GPIO测试;
- [ ] 记录构建与部署步骤;
- [ ] 冻结Git提交和版本。
验收物:可重复构建的最小工程。
### D7:控制基线程序
- [ ] 实现周期任务;
- [ ] 实现时间戳记录;
- [ ] 实现内存缓冲日志;
- [ ] 实现截止期判定;
- [ ] 实现GPIO/CAN回环。
验收物:控制程序和原始数据样例。
### D8:模型量化与转换
- [ ] 训练或取得模型;
- [ ] 完成INT8量化;
- [ ] 导出固定格式;
- [ ] 统计算子、权重和中间张量;
- [ ] 比较FP32与INT8质量。
验收物:模型文件、校验值和量化报告。
### D9:静态资源报告
- [ ] 生成模型算子清单;
- [ ] 计算权重、Arena和工作区;
- [ ] 给出CPU推理时间初测;
- [ ] 形成首版任务与模型描述;
- [ ] 给出是否可进入板端的初步判定。
验收物:资源预算与准入报告v0.1。
### D10:复核与下一阶段冻结
- [ ] 控制基线至少独立运行5次;
- [ ] 保存样本数、分位数、最大值和违约数;
- [ ] 检查所有版本和配置记录;
- [ ] 更新首个实验冻结说明;
- [ ] 决定是否进入AI板端接入阶段。
验收物:两周总结和下一阶段Go/No-Go结论。
## 两周结束验收表
| 项目 | 必须完成 | 状态 |
|---|---|---|
| RK3588硬件与接口清单 | 是 | |
| 翼辉技术确认会议 | 是 | |
| SylixOS/BSP/RealEvo版本结论 | 是 | |
| 1 ms控制任务设计 | 是 | |
| 控制基线程序或明确阻塞项 | 是 | |
| INT8 1D CNN模型 | 是 | |
| 模型质量与资源报告 | 是 | |
| CPU推理路径结论 | 是 | |
| NPU路径结论 | 可标记暂缓 | |
| 下一阶段Go/No-Go | 是 | |
## Go/No-Go规则
满足以下条件进入板端AI接入:
- BSP稳定;
- 控制任务基线可信;
- CPU小模型可执行;
- 静态内存预算未超限;
- 计时和日志链路可用。
任一核心条件不满足时,输出阻塞项和责任人,不通过降低测量标准强行进入正式实验。